Urządzenia półprzewodnikowe mocy są szeroko stosowane w przemyśle, konsumpcji, wojsku i innych dziedzinach i mają wysoką pozycję strategiczną. Rzućmy okiem na ogólny obraz urządzeń zasilających ze zdjęcia:
Urządzenia półprzewodnikowe mocy można podzielić na typu pełnego, półsterowanego i niesterowalnego, w zależności od stopnia kontroli sygnałów obwodów. Lub zgodnie z właściwościami sygnału obwodu sterującego, można go podzielić na typ napędzany napięciem, typ napędzany prądem itp.
Klasyfikacja | typ | Specyficzne urządzenia półprzewodnikowe mocy |
Sterowanie sygnałami elektrycznymi | Typ półkontrolowany | SCR |
Pełna kontrola | GTO, GTR, MOSFET, IBT | |
Niepowstrzymany | Dioda zasilania | |
Właściwości sygnału sterującego | Typ napędzany napięciem | IGBT, MOSFET, SITH |
Typ napędzany prądem | SCR, GTO, GTR | |
Efektywny przebieg sygnału | Typ wyzwalacza impulsowego | SCR, GTO |
Typ sterowania elektronicznego | GTR, MOSFET, IBT | |
Sytuacje, w których uczestniczą elektrony przewodzące prąd | urządzenie bipolarne | Dioda mocy, SCR, GTO, GTR, BSIT, BJT |
Urządzenie jednobiegunowe | MOSFET, Usiądź | |
Urządzenie kompozytowe | MCT, IGBT, SITH i IGCT |
Różne urządzenia półprzewodnikowe mocy mają różne właściwości, takie jak napięcie, pojemność prądowa, impedancja i rozmiar. W praktyce należy dobrać odpowiednie urządzenia do różnych dziedzin i potrzeb.
Od chwili swoich narodzin przemysł półprzewodników przeszedł trzy generacje istotnych zmian. Do chwili obecnej pierwszy materiał półprzewodnikowy reprezentowany przez Si jest nadal stosowany głównie w dziedzinie półprzewodnikowych urządzeń mocy.
Materiał półprzewodnikowy | Przedział pasma (EV) | Temperatura topnienia (K) | główne zastosowanie | |
Materiały półprzewodnikowe pierwszej generacji | Ge | 1.1 | 1221 | Tranzystory niskiego napięcia, niskiej częstotliwości, średniej mocy, fotodetektory |
Materiały półprzewodnikowe drugiej generacji | Si | 0,7 | 1687 | |
Materiały półprzewodnikowe III generacji | GaAs | 1.4 | 1511 | Kuchenki mikrofalowe, urządzenia wykorzystujące fale milimetrowe, urządzenia emitujące światło |
SiC | 3.05 | 2826 | 1. Urządzenia o wysokiej temperaturze, wysokiej częstotliwości i odporne na promieniowanie o dużej mocy 2. Diody elektroluminescencyjne niebieskie, jednostopniowe i fioletowe, lasery półprzewodnikowe | |
GaN | 3.4 | 1973 | ||
AIN | 6.2 | 2470 | ||
C | 5.5 | >3800 | ||
ZnO | 3,37 | 2248 |
Podsumuj cechy częściowo sterowanych i w pełni kontrolowanych urządzeń elektroenergetycznych:
Typ urządzenia | SCR | GTR | MOSFET | IGBT |
Typ sterowania | Wyzwalacz impulsowy | Bieżąca kontrola | kontrola napięcia | centrum filmowe |
linia samozamykająca | Wyłączenie komutacyjne | urządzenie samozamykające | urządzenie samozamykające | urządzenie samozamykające |
częstotliwość robocza | <1 kHz | <30 kHz | 20 kHz-MHz | <40 kHz |
Siła napędowa | mały | duży | mały | mały |
straty przełączania | duży | duży | duży | duży |
utrata przewodzenia | mały | mały | duży | mały |
Poziom napięcia i prądu | 最大 | duży | minimum | więcej |
Typowe zastosowania | Nagrzewanie indukcyjne średniej częstotliwości | Przetwornica częstotliwości UPS | przełączanie zasilania | Przetwornica częstotliwości UPS |
cena | najniższy | niżej | w środku | Najdroższy |
efekt modulacji przewodności | Posiadać | Posiadać | nic | Posiadać |
Poznaj tranzystory MOSFET
MOSFET ma wysoką impedancję wejściową, niski poziom szumów i dobrą stabilność termiczną; ma prosty proces produkcyjny i silne promieniowanie, dlatego zwykle stosuje się go w obwodach wzmacniaczy lub obwodach przełączających;
(1) Główne parametry wyboru: napięcie dren-źródło VDS (napięcie wytrzymywane), ciągły prąd upływowy ID, rezystancja włączenia RDS(on), pojemność wejściowa Ciss (pojemność złącza), współczynnik jakości FOM=Ron*Qg, itp.
(2) Według różnych procesów dzieli się na TrenchMOS: wykopowy MOSFET, głównie w polu niskiego napięcia w zakresie 100 V; MOSFET SGT (Split Gate): MOSFET z dzieloną bramką, głównie w zakresie średniego i niskiego napięcia w zakresie 200V; SJ MOSFET: superzłącze MOSFET, głównie w polu wysokiego napięcia 600-800V;
W zasilaczu impulsowym, takim jak obwód z otwartym drenem, dren jest podłączony do obciążenia w stanie nienaruszonym, co nazywa się otwartym drenem. W obwodzie z otwartym drenem, niezależnie od tego, jak wysokie jest napięcie podłączone do obciążenia, prąd obciążenia można włączać i wyłączać. Jest to idealne analogowe urządzenie przełączające. Taka jest zasada działania MOSFET-u jako urządzenia przełączającego.
Jeśli chodzi o udział w rynku, prawie wszystkie tranzystory MOSFET są skoncentrowane w rękach głównych międzynarodowych producentów. Wśród nich Infineon przejął IR (American International Rectifier Company) w 2015 roku i stał się liderem branży. ON Semiconductor również sfinalizował przejęcie Fairchild Semiconductor we wrześniu 2016 r., udział w rynku wzrósł na drugie miejsce, a następnie w rankingach sprzedaży znalazły się Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna itp.;
Mainstreamowe marki MOSFET dzielą się na kilka serii: amerykańską, japońską i koreańską.
serie amerykańskie: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS itp.;
Japoński: Toshiba, Renesas, ROHM itp.;
Seria koreańska: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA
Kategorie pakietów MOSFET
W zależności od sposobu instalacji na płytce PCB, istnieją dwa główne typy pakietów MOSFET: wtykowe (przez otwór) i do montażu powierzchniowego (montaż powierzchniowy).
Typ wtykowy oznacza, że piny MOSFET-a przechodzą przez otwory montażowe płytki PCB i są przyspawane do płytki PCB. Typowe pakiety wtyczek obejmują: pakiet z podwójną linią (DIP), pakiet z zarysem tranzystora (TO) i pakiet z tablicą pinów (PGA).
Opakowanie z wtyczką
Montaż powierzchniowy polega na przyspawaniu kołków MOSFET i kołnierza odprowadzającego ciepło do podkładek na powierzchni płytki PCB. Typowe obudowy do montażu powierzchniowego obejmują: tranzystor obrysowy (D-PAK), tranzystor o małym zarysie (SOT), małą obudowę (SOP), poczwórną płaską obudowę (QFP), plastikowy nośnik chipów z wyprowadzeniami (PLCC) itp.
pakiet do montażu powierzchniowego
Wraz z rozwojem technologii, płytki PCB, takie jak płyty główne i karty graficzne, wykorzystują obecnie coraz mniej opakowań bezpośrednio wtykanych, a coraz więcej opakowań do montażu powierzchniowego.
1. Pakiet podwójny w linii (DIP)
Pakiet DIP ma dwa rzędy pinów i należy go włożyć do gniazda chipowego o strukturze DIP. Jego metodą wyprowadzenia jest SDIP (Shrink DIP), który jest pakietem termokurczliwym o podwójnej linii. Gęstość pinów jest 6 razy większa niż w przypadku DIP.
Formy struktury opakowań DIP obejmują: wielowarstwową ceramiczną podwójną linię DIP, jednowarstwową ceramiczną podwójną linię DIP, ramę prowadzącą DIP (w tym rodzaj uszczelnienia szklano-ceramicznego, typ struktury kapsułkowania z tworzywa sztucznego, ceramiczną kapsułkę ze szkła niskotopliwego typu) itp. Cechą opakowania DIP jest to, że można w nim łatwo wykonać spawanie przelotowe płytek PCB i ma dobrą kompatybilność z płytą główną.
Jednakże, ponieważ powierzchnia opakowania i grubość są stosunkowo duże, a wtyki łatwo ulegają uszkodzeniu podczas procesu podłączania i odłączania, niezawodność jest niska. Jednocześnie pod wpływem procesu liczba pinów na ogół nie przekracza 100. Dlatego w procesie dużej integracji przemysłu elektronicznego opakowania DIP stopniowo wycofują się ze sceny historii.
2. Pakiet zarysu tranzystora (TO)
Wczesne specyfikacje opakowań, takie jak TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251 itp., to wszystkie projekty opakowań typu plug-in.
TO-3P/247: Jest to powszechnie stosowana forma opakowania średnio-wysokiego napięcia i wysokoprądowego tranzystora MOSFET. Produkt charakteryzuje się wysokim napięciem wytrzymywanym i dużą odpornością na przebicia.
TO-220/220F: TO-220F jest obudową w pełni plastikową i nie ma potrzeby dodawania podkładki izolacyjnej podczas montażu na grzejniku; TO-220 posiada blachę podłączoną do środkowego sworznia, a przy montażu grzejnika wymagana jest podkładka izolacyjna. Tranzystory MOSFET tych dwóch typów obudów mają podobny wygląd i mogą być używane zamiennie.
TO-251: Ten opakowany produkt służy głównie do obniżenia kosztów i zmniejszenia rozmiaru produktu. Stosowany jest głównie w środowiskach o średnim napięciu i wysokim prądzie poniżej 60A oraz wysokim napięciu poniżej 7N.
TO-92: Ten pakiet jest używany tylko do niskonapięciowych MOSFETów (prąd poniżej 10 A, napięcie wytrzymywane poniżej 60 V) i wysokiego napięcia 1N60/65, w celu zmniejszenia kosztów.
W ostatnich latach, ze względu na wysokie koszty spawania w procesie pakowania typu plug-in i gorszą wydajność odprowadzania ciepła w porównaniu z produktami typu patch, popyt na rynku montażu powierzchniowego stale rośnie, co doprowadziło również do rozwoju opakowań TO do opakowania do montażu powierzchniowego.
TO-252 (zwany także D-PAK) i TO-263 (D2PAK) to zestawy do montażu powierzchniowego.
DO opakowania wyglądu produktu
TO252/D-PAK to plastikowy pakiet chipów, który jest powszechnie używany do pakowania tranzystorów mocy i chipów stabilizujących napięcie. Jest to jeden z obecnych pakietów głównego nurtu. MOSFET wykorzystujący tę metodę pakowania ma trzy elektrody, bramkę (G), dren (D) i źródło (S). Trzpień spustowy (D) jest odcięty i nie jest używany. Zamiast tego radiator z tyłu służy jako spust (D), który jest bezpośrednio przyspawany do płytki drukowanej. Z jednej strony służy do wyprowadzania dużych prądów, z drugiej strony odprowadza ciepło przez płytkę drukowaną. Dlatego na płytce drukowanej znajdują się trzy podkładki D-PAK, a podkładka spustowa (D) jest większa. Specyfikacje opakowania są następujące:
Specyfikacje rozmiaru opakowania TO-252/D-PAK
TO-263 jest odmianą TO-220. Został zaprojektowany głównie w celu poprawy wydajności produkcji i odprowadzania ciepła. Obsługuje wyjątkowo wysoki prąd i napięcie. Występuje częściej w wysokoprądowych tranzystorach MOSFET średniego napięcia poniżej 150 A i powyżej 30 V. Oprócz D2PAK (TO-263AB) obejmuje także TO263-2, TO263-3, TO263-5, TO263-7 i inne style, które są podporządkowane TO-263, głównie ze względu na różną liczbę i rozstaw pinów .
Specyfikacja rozmiaru opakowania TO-263/D2PAKs
3. Pakiet siatki pinowej (PGA)
Wewnątrz i na zewnątrz układu PGA (Pin Grid Array Package) znajduje się wiele kwadratowych pinów. Każdy kwadratowy pin jest rozmieszczony w pewnej odległości wokół chipa. W zależności od liczby szpilek można go uformować w od 2 do 5 okręgów. Podczas instalacji wystarczy włożyć chip do specjalnego gniazda PGA. Ma zalety łatwego podłączania i odłączania oraz wysoką niezawodność, a także może dostosować się do wyższych częstotliwości.
Styl pakietu PGA
Większość podłoży chipowych jest wykonana z materiału ceramicznego, a niektóre wykorzystują jako podłoże specjalną żywicę z tworzywa sztucznego. Pod względem technologicznym odległość między środkami pinów wynosi zwykle 2,54 mm, a liczba pinów waha się od 64 do 447. Cechą charakterystyczną tego rodzaju opakowań jest to, że im mniejsza powierzchnia (objętość) opakowania, tym mniejsze zużycie energii (wydajność). ) może wytrzymać i odwrotnie. Ten sposób pakowania chipów był bardziej powszechny na początku i był używany głównie do pakowania produktów o dużym poborze mocy, takich jak procesory. Na przykład procesory Intel 80486 i Pentium korzystają z tego stylu pakowania; nie jest powszechnie stosowany przez producentów MOSFET-ów.
4. Mały pakiet tranzystorów (SOT)
SOT (Small Out-Line Transistor) to pakiet tranzystorów małej mocy typu patch, zawierający głównie SOT23, SOT89, SOT143, SOT25 (tj. SOT23-5) itp. SOT323, SOT363/SOT26 (tj. SOT23-6) i inne typy to pochodnych, które są mniejsze niż pakiety TO.
Typ pakietu SOT
SOT23 to powszechnie używany pakiet tranzystorów z trzema pinami w kształcie skrzydełek, a mianowicie kolektorem, emiterem i bazą, które są wymienione po obu stronach dłuższego boku elementu. Wśród nich emiter i podstawa znajdują się po tej samej stronie. Są powszechne w tranzystorach małej mocy, tranzystorach polowych i tranzystorach kompozytowych z sieciami rezystorów. Mają dobrą wytrzymałość, ale słabą lutowność. Wygląd pokazano na rysunku (a) poniżej.
SOT89 ma trzy krótkie piny rozmieszczone po jednej stronie tranzystora. Druga strona to metalowy radiator podłączony do podstawy w celu zwiększenia możliwości odprowadzania ciepła. Jest powszechny w krzemowych tranzystorach do montażu powierzchniowego i nadaje się do zastosowań o wyższej mocy. Wygląd pokazano na rysunku (b) poniżej.
SOT143 posiada cztery krótkie kołki w kształcie skrzydełek, które są wyprowadzone z obu stron. Szerszy koniec sworznia to kolektor. Ten typ obudowy jest powszechny w tranzystorach wysokiej częstotliwości, a jego wygląd pokazano na rysunku (c) poniżej.
SOT252 to tranzystor dużej mocy z trzema pinami wyprowadzonymi z jednej strony, a środkowy pin jest krótszy i stanowi kolektor. Podłącz do większego styku na drugim końcu, którym jest blacha miedziana odprowadzająca ciepło, a jego wygląd jest taki, jak pokazano na rysunku (d) poniżej.
Porównanie wyglądu wspólnych pakietów SOT
Cztero-zaciskowy MOSFET SOT-89 jest powszechnie stosowany na płytach głównych. Jego specyfikacja i wymiary są następujące:
Specyfikacja rozmiaru MOSFET-u SOT-89 (jednostka: mm)
5. Mały pakiet zarysowy (SOP)
SOP (Small Out-Line Package) to jeden z pakietów do montażu powierzchniowego, zwany także SOL lub DFP. Kołki są wyciągnięte z obu stron opakowania w kształcie skrzydła mewy (kształt L). Materiały to plastik i ceramika. Standardy pakowania SOP obejmują SOP-8, SOP-16, SOP-20, SOP-28 itp. Liczba po SOP wskazuje liczbę pinów. Większość pakietów SOP MOSFET przyjmuje specyfikacje SOP-8. W branży często pomija się literę „P” i skraca ją jako SO (Small Out-Line).
Rozmiar opakowania SOP-8
SO-8 został po raz pierwszy opracowany przez firmę PHILIP. Jest zapakowany w plastik, nie ma dolnej płyty rozpraszającej ciepło i słabo odprowadza ciepło. Jest powszechnie stosowany w tranzystorach MOSFET małej mocy. Później stopniowo wyprowadzono standardowe specyfikacje, takie jak TSOP (pakiet Thin Small Outline Package), VSOP (Very Small Outline Package), SSOP (Shrink SOP), TSSOP (Thin Shrink SOP) itp.; wśród nich TSOP i TSSOP są powszechnie stosowane w opakowaniach MOSFET.
Specyfikacje oparte na SOP powszechnie stosowane w przypadku tranzystorów MOSFET
6. Pakiet Quad Flat (QFP)
Odległość pomiędzy pinami chipów w obudowie QFP (Plastic Quad Flat Package) jest bardzo mała, a piny są bardzo cienkie. Jest powszechnie stosowany w wielkogabarytowych lub bardzo dużych układach scalonych, a liczba pinów przekracza zazwyczaj 100. Chipy zapakowane w tej formie muszą wykorzystywać technologię montażu powierzchniowego SMT w celu przylutowania chipa do płyty głównej. Ta metoda pakowania ma cztery główne cechy: ① Nadaje się do montażu powierzchniowego SMD w celu zainstalowania okablowania na płytkach drukowanych; ② Nadaje się do zastosowań o wysokiej częstotliwości; ③ Jest łatwy w obsłudze i ma wysoką niezawodność; ④ Stosunek powierzchni chipa do powierzchni opakowania jest niewielki. Podobnie jak metoda pakowania PGA, ta metoda pakowania polega na owijaniu chipa w plastikowe opakowanie i nie jest w stanie odprowadzić ciepła generowanego, gdy chip działa w odpowiednim czasie. Ogranicza poprawę wydajności MOSFET; a samo opakowanie z tworzywa sztucznego zwiększa rozmiar urządzenia, co nie spełnia wymagań rozwoju półprzewodników w kierunku bycia lekkim, cienkim, krótkim i małym. Ponadto ten rodzaj metody pakowania opiera się na pojedynczym chipie, co wiąże się z niską wydajnością produkcji i wysokimi kosztami pakowania. Dlatego QFP jest bardziej odpowiedni do stosowania w cyfrowych obwodach logicznych LSI, takich jak mikroprocesory/macierze bramek, a także nadaje się do pakowania analogowych produktów obwodów LSI, takich jak przetwarzanie sygnału VTR i przetwarzanie sygnału audio.
7, poczwórny płaski pakiet bez przewodów (QFN)
Pakiet QFN (płaski pakiet bezołowiowy) jest wyposażony w styki elektrodowe ze wszystkich czterech stron. Ponieważ nie ma przewodów, obszar montażu jest mniejszy niż w przypadku QFP, a wysokość jest mniejsza niż w przypadku QFP. Wśród nich ceramiczne QFN są również nazywane LCC (Beadless Chip Carriers), a niedrogie tworzywa sztuczne QFN wykorzystujące szklaną żywicę epoksydową jako materiał bazowy są nazywane tworzywami sztucznymi LCC, PCLC, P-LCC itp. Jest to nowe opakowanie chipów do montażu powierzchniowego technologia z małym rozmiarem podkładki, małą objętością i tworzywem sztucznym jako materiałem uszczelniającym. QFN jest używany głównie do pakowania układów scalonych, a MOSFET nie będzie używany. Jednakże, ponieważ Intel zaproponował zintegrowany sterownik i rozwiązanie MOSFET, uruchomił DrMOS w obudowie QFN-56 („56” odnosi się do 56 pinów połączeniowych z tyłu chipa).
Należy zauważyć, że pakiet QFN ma taką samą konfigurację przewodów zewnętrznych jak pakiet ultracienkiego małego konturu (TSSOP), ale jego rozmiar jest o 62% mniejszy niż TSSOP. Według danych modelowania QFN, jego parametry cieplne są o 55% wyższe niż opakowania TSSOP, a parametry elektryczne (indukcyjność i pojemność) są odpowiednio o 60% i 30% wyższe niż opakowania TSSOP. Największą wadą jest to, że jest trudny w naprawie.
DrMOS w pakiecie QFN-56
Tradycyjne dyskretne zasilacze impulsowe obniżające napięcie DC/DC nie są w stanie spełnić wymagań dotyczących wyższej gęstości mocy ani nie rozwiązują problemu pasożytniczych efektów parametrów przy wysokich częstotliwościach przełączania. Wraz z innowacjami i postępem technologii integracja sterowników i tranzystorów MOSFET w celu budowy modułów wieloukładowych stała się rzeczywistością. Ta metoda integracji może zaoszczędzić znaczną przestrzeń i zwiększyć gęstość zużycia energii. Dzięki optymalizacji sterowników i tranzystorów MOSFET stało się to rzeczywistością. Wydajność energetyczna i wysokiej jakości prąd stały to zintegrowany układ scalony sterownika DrMOS.
Renesas drugiej generacji DrMOS
Bezołowiowy pakiet QFN-56 sprawia, że impedancja cieplna DrMOS jest bardzo niska; Dzięki wewnętrznemu łączeniu przewodów i konstrukcji miedzianych zacisków można zminimalizować zewnętrzne okablowanie PCB, zmniejszając w ten sposób indukcyjność i rezystancję. Ponadto zastosowany głębokokanałowy krzemowy proces MOSFET może również znacznie zmniejszyć straty w przewodzeniu, przełączaniu i ładunku bramki; jest kompatybilny z różnymi sterownikami, może osiągać różne tryby pracy i obsługuje tryb aktywnej konwersji fazy APS (automatyczne przełączanie fazy). Oprócz pakowania QFN, dwustronne płaskie pakowanie bezołowiowe (DFN) to także nowy proces pakowania elektronicznego, który jest szeroko stosowany w różnych komponentach ON Semiconductor. W porównaniu z QFN, DFN ma mniej elektrod wyprowadzających po obu stronach.
8. Plastikowy nośnik wiórów z ołowiem (PLCC)
PLCC (Plastic Quad Flat Package) ma kwadratowy kształt i jest znacznie mniejszy niż pakiet DIP. Posiada 32 piny z pinami dookoła. Kołki wyprowadzone są z czterech stron opakowania w kształcie litery T. Jest to produkt wykonany z tworzywa sztucznego. Odległość między środkami sworzni wynosi 1,27 mm, a liczba kołków waha się od 18 do 84. Kołki w kształcie litery J nie są łatwo odkształcane i są łatwiejsze w obsłudze niż QFP, ale kontrola wyglądu po spawaniu jest trudniejsza. Opakowanie PLCC nadaje się do instalowania okablowania na płytce drukowanej przy użyciu technologii montażu powierzchniowego SMT. Ma zalety małych rozmiarów i wysokiej niezawodności. Opakowanie PLCC jest stosunkowo powszechne i jest stosowane w logicznych LSI, DLD (lub urządzeniu logicznym programu) i innych obwodach. Ta forma opakowania jest często używana w BIOS-ie płyty głównej, ale obecnie jest mniej powszechna w tranzystorach MOSFET.
Hermetyzacja i udoskonalanie dla przedsiębiorstw głównego nurtu
Ze względu na trend rozwojowy dotyczący niskiego napięcia i wysokiego prądu w procesorach, tranzystory MOSFET muszą mieć duży prąd wyjściowy, niską rezystancję włączenia, niskie wytwarzanie ciepła, szybkie rozpraszanie ciepła i małe rozmiary. Oprócz ulepszania technologii i procesów produkcji chipów, producenci MOSFET-ów nadal udoskonalają technologię pakowania. Na podstawie zgodności ze standardowymi specyfikacjami wyglądu proponują nowe kształty opakowań i rejestrują nazwy handlowe dla nowych opracowywanych przez siebie opakowań.
1. Pakiety RENESAS WPAK, LFPAK i LFPAK-I
WPAK to pakiet promieniowania o wysokiej temperaturze opracowany przez firmę Renesas. Imitując pakiet D-PAK, radiator chipa jest przyspawany do płyty głównej, a ciepło jest rozpraszane przez płytę główną, dzięki czemu mały pakiet WPAK może również osiągnąć prąd wyjściowy D-PAK. WPAK-D2 zawiera dwa tranzystory MOSFET o wysokim/niskim poziomie, aby zmniejszyć indukcyjność okablowania.
Rozmiar pakietu Renesas WPAK
LFPAK i LFPAK-I to dwa inne pakiety o małych rozmiarach opracowane przez firmę Renesas, które są kompatybilne z SO-8. LFPAK jest podobny do D-PAK, ale mniejszy niż D-PAK. LFPAK-i umieszcza radiator do góry, aby rozproszyć ciepło przez radiator.
Pakiety Renesas LFPAK i LFPAK-I
2. Opakowania Vishay Power-PAK i Polar-PAK
Power-PAK to nazwa pakietu MOSFET zarejestrowana przez firmę Vishay Corporation. Power-PAK zawiera dwie specyfikacje: Power-PAK1212-8 i Power-PAK SO-8.
Pakiet Vishay Power-PAK1212-8
Pakiet Vishay Power-PAK SO-8
Polar PAK to małe opakowanie z dwustronnym odprowadzaniem ciepła i stanowi jedną z podstawowych technologii pakowania firmy Vishay. Polar PAK to to samo, co zwykły pakiet SO-8. Posiada punkty rozpraszania zarówno na górnej, jak i dolnej stronie opakowania. Nie jest łatwo akumulować ciepło wewnątrz obudowy i może zwiększyć gęstość prądu roboczego nawet dwukrotnie większą niż SO-8. Obecnie firma Vishay udzieliła licencji na technologię Polar PAK firmie STMicroelectronics.
Pakiet Vishay Polar PAK
3. Pakiety płaskich przewodów Onsemi SO-8 i WDFN8
Firma ON Semiconductor opracowała dwa typy tranzystorów MOSFET z płaskim przewodem, spośród których na wielu płytach wykorzystuje się tranzystory MOSFET kompatybilne z SO-8. Nowo wprowadzone na rynek tranzystory MOSFET mocy NVMx i NVTx firmy ON Semiconductor wykorzystują kompaktowe obudowy DFN5 (SO-8FL) i WDFN8, aby zminimalizować straty przewodzenia. Charakteryzuje się również niskim QG i pojemnością, aby zminimalizować straty sterownika.
Pakiet płaskich przewodów ON Semiconductor SO-8
Pakiet ON Semiconductor WDFN8
4. Opakowania NXP LFPAK i QLPAK
Firma NXP (dawniej Philps) ulepszyła technologię pakowania SO-8 w LFPAK i QLPAK. Wśród nich LFPAK uznawany jest za najbardziej niezawodny pakiet mocy SO-8 na świecie; podczas gdy QLPAK charakteryzuje się niewielkimi rozmiarami i wyższą wydajnością rozpraszania ciepła. W porównaniu ze zwykłym SO-8, QLPAK zajmuje płytkę drukowaną o wymiarach 6*5 mm i ma rezystancję termiczną 1,5 k/W.
Pakiet NXP LFPAK
Opakowanie NXP QLPAK
4. Pakiet ST Semiconductor PowerSO-8
Technologie pakowania chipów MOSFET mocy firmy STMicroelectronics obejmują SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK itp. Wśród nich Power SO-8 jest ulepszoną wersją SO-8. Ponadto istnieją pakiety PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 i inne.
Pakiet STMicroelectronics Power SO-8
5. Pakiet Fairchild Semiconductor Power 56
Power 56 to ekskluzywna nazwa Farichild, a jej oficjalna nazwa to DFN5×6. Powierzchnia opakowania jest porównywalna z powierzchnią powszechnie używanego TSOP-8, a cienkie opakowanie pozwala zaoszczędzić wysokość prześwitu na komponenty, a konstrukcja Thermal-Pad na dole zmniejsza opór cieplny. Dlatego wielu producentów urządzeń zasilających wdrożyło DFN5×6.
Pakiet Fairchild Power 56
6. Pakiet International Rectifier (IR) Direct FET
Direct FET zapewnia wydajne chłodzenie górnej części w obudowie SO-8 lub mniejszej i nadaje się do zastosowań związanych z konwersją mocy AC-DC i DC-DC w komputerach, laptopach, sprzęcie telekomunikacyjnym i elektronice użytkowej. Konstrukcja metalowej puszki DirectFET zapewnia dwustronne rozpraszanie ciepła, skutecznie podwajając możliwości obsługi prądu przetworników buck wysokiej częstotliwości DC-DC w porównaniu do standardowych dyskretnych obudów z tworzywa sztucznego. Pakiet Direct FET jest typem montowanym odwrotnie, z radiatorem spustowym (D) skierowanym do góry i pokrytym metalową obudową, przez którą odprowadzane jest ciepło. Opakowanie Direct FET znacznie poprawia odprowadzanie ciepła i zajmuje mniej miejsca przy dobrym odprowadzaniu ciepła.
Streszczać
W przyszłości, w miarę jak przemysł produkcji elektroniki będzie się nadal rozwijać w kierunku ultracienkich, miniaturyzacji, niskonapięciowych i wysokoprądowych, wygląd i wewnętrzna struktura opakowania MOSFET-ów również ulegną zmianie, aby lepiej dostosować się do potrzeb rozwojowych branży produkcyjnej przemysł. Ponadto, aby obniżyć próg selekcji dla producentów elektroniki, tendencja rozwoju MOSFET-ów w kierunku modularyzacji i pakowania na poziomie systemowym będzie coraz bardziej oczywista, a produkty będą rozwijane w sposób skoordynowany pod wieloma względami, takimi jak wydajność i koszt . Opakowanie jest jednym z ważnych czynników odniesienia przy wyborze MOSFET-u. Różne produkty elektroniczne mają różne wymagania elektryczne, a różne środowiska instalacyjne również wymagają odpowiednich specyfikacji rozmiarów. Przy faktycznym wyborze decyzję należy podjąć w oparciu o rzeczywiste potrzeby, zgodnie z ogólną zasadą. Niektóre systemy elektroniczne są ograniczone rozmiarem płytki drukowanej i wysokością wewnętrzną. Na przykład zasilacze modułowe systemów komunikacyjnych zwykle wykorzystują pakiety DFN5*6 i DFN3*3 ze względu na ograniczenia wysokości; w niektórych zasilaczach ACDC ultracienkie konstrukcje lub ze względu na ograniczenia obudowy nadają się do montażu tranzystorów MOSFET mocy TO220. W tym momencie szpilki można włożyć bezpośrednio do nasady, co nie jest odpowiednie dla produktów pakowanych w TO247; niektóre ultracienkie konstrukcje wymagają wygięcia i ułożenia styków urządzenia na płasko, co zwiększy złożoność doboru MOSFET-u.
Jak wybrać MOSFET
Inżynier powiedział mi kiedyś, że nigdy nie zaglądał na pierwszą stronę arkusza danych MOSFET-u, ponieważ „praktyczne” informacje pojawiały się tylko na drugiej stronie i dalej. Praktycznie każda strona arkusza danych MOSFET zawiera cenne informacje dla projektantów. Jednak nie zawsze jest jasne, jak interpretować dane dostarczane przez producentów.
W tym artykule omówiono niektóre kluczowe specyfikacje tranzystorów MOSFET, sposób ich określenia w arkuszu danych oraz jasny obraz niezbędny do ich zrozumienia. Podobnie jak większość urządzeń elektronicznych, na tranzystory MOSFET ma wpływ temperatura pracy. Dlatego ważne jest, aby zrozumieć warunki testowe, w jakich stosowane są wspomniane wskaźniki. Ważne jest również, aby zrozumieć, czy wskaźniki, które widzisz we „Wprowadzeniu produktu”, są wartościami „maksymalnymi”, czy „typowymi”, ponieważ niektóre arkusze danych nie wyjaśniają tego.
Stopień napięcia
Podstawową cechą określającą MOSFET jest jego napięcie dren-źródło VDS, czyli „napięcie przebicia dren-źródło”, które jest najwyższym napięciem, jakie MOSFET może wytrzymać bez uszkodzenia, gdy bramka jest zwarta do źródła i prądu drenu wynosi 250μA. . VDS jest również nazywane „absolutnym napięciem maksymalnym w temperaturze 25°C”, należy jednak pamiętać, że to napięcie bezwzględne zależy od temperatury i zazwyczaj w karcie katalogowej znajduje się „współczynnik temperaturowy VDS”. Musisz także zrozumieć, że maksymalne VDS to napięcie prądu stałego plus wszelkie skoki i tętnienia napięcia, które mogą występować w obwodzie. Na przykład, jeśli używasz urządzenia 30 V podłączonego do zasilacza 30 V z impulsem 100 mV, 5 ns, napięcie przekroczy bezwzględny maksymalny limit urządzenia i urządzenie może przejść w tryb lawinowy. W takim przypadku nie można zagwarantować niezawodności MOSFET-u. W wysokich temperaturach współczynnik temperaturowy może znacznie zmienić napięcie przebicia. Na przykład niektóre N-kanałowe tranzystory MOSFET o napięciu znamionowym 600 V mają dodatni współczynnik temperaturowy. Gdy zbliżają się do maksymalnej temperatury złącza, współczynnik temperaturowy powoduje, że te tranzystory MOSFET zachowują się jak tranzystory MOSFET 650 V. Zasady projektowania wielu użytkowników MOSFET-ów wymagają współczynnika obniżenia wartości znamionowych od 10% do 20%. W niektórych projektach, biorąc pod uwagę, że rzeczywiste napięcie przebicia jest od 5% do 10% wyższe od wartości znamionowej przy 25°C, do rzeczywistego projektu zostanie dodany odpowiedni użyteczny margines projektowy, co jest bardzo korzystne dla projektu. Równie ważne dla prawidłowego doboru tranzystorów MOSFET jest zrozumienie roli napięcia bramka-źródło VGS podczas procesu przewodzenia. To napięcie jest napięciem zapewniającym pełne przewodzenie tranzystora MOSFET przy danym maksymalnym stanie RDS(on). Dlatego rezystancja włączenia jest zawsze powiązana z poziomem VGS i dopiero przy tym napięciu możliwe jest włączenie urządzenia. Ważną konsekwencją projektu jest to, że nie można całkowicie włączyć tranzystora MOSFET przy napięciu niższym niż minimalne napięcie VGS stosowane do osiągnięcia wartości znamionowej RDS(on). Na przykład, aby w pełni włączyć MOSFET za pomocą mikrokontrolera 3,3 V, musisz mieć możliwość włączenia MOSFET przy VGS = 2,5 V lub niższym.
Opór, opłata za bramkę i „postać zasługi”
Rezystancja włączenia tranzystora MOSFET jest zawsze określana przy jednym lub większej liczbie napięć bramka-źródło. Maksymalny limit RDS(on) może być od 20% do 50% wyższy niż wartość typowa. Maksymalny limit RDS(on) zwykle odnosi się do wartości przy temperaturze złącza wynoszącej 25°C. W wyższych temperaturach wartość RDS(on) może wzrosnąć od 30% do 150%, jak pokazano na rysunku 1. Ponieważ wartość RDS(on) zmienia się wraz z temperaturą i nie można zagwarantować minimalnej wartości rezystancji, wykrywanie prądu w oparciu o RDS(on) nie jest możliwe bardzo dokładna metoda.
Rysunek 1 RDS(on) wzrasta wraz z temperaturą w zakresie od 30% do 150% maksymalnej temperatury roboczej
Rezystancja włączenia jest bardzo ważna zarówno w przypadku tranzystorów MOSFET z kanałem N, jak i P. W zasilaczach impulsowych Qg jest kluczowym kryterium wyboru N-kanałowych tranzystorów MOSFET stosowanych w zasilaczach impulsowych, ponieważ Qg wpływa na straty przełączania. Straty te mają dwojaki skutek: jednym jest czas przełączania, który wpływa na włączanie i wyłączanie MOSFET-u; druga to energia potrzebna do naładowania pojemności bramki podczas każdego procesu przełączania. Należy pamiętać, że Qg zależy od napięcia bramki-źródła, nawet jeśli zastosowanie niższego Vgs zmniejsza straty przełączania. Aby szybko porównać tranzystory MOSFET przeznaczone do zastosowań przełączających, projektanci często używają pojedynczego wzoru składającego się z RDS(on) dla strat przewodzenia i Qg dla strat przełączania: RDS(on)xQg. Ta „liczba zasług” (FOM) podsumowuje wydajność urządzenia i umożliwia porównanie tranzystorów MOSFET pod względem wartości typowych lub maksymalnych. Aby zapewnić dokładne porównanie między urządzeniami, należy upewnić się, że dla RDS(on) i Qg używany jest ten sam VGS oraz że w publikacji wartości typowe i maksymalne nie są pomieszane. Niższy FOM zapewni lepszą wydajność w aplikacjach przełączających, ale nie jest to gwarantowane. Najlepsze wyniki porównania można uzyskać jedynie w rzeczywistym obwodzie, a w niektórych przypadkach może zaistnieć potrzeba dostrojenia obwodu dla każdego MOSFET-u. Prąd znamionowy i straty mocy, w oparciu o różne warunki testowe, większość tranzystorów MOSFET ma jeden lub więcej ciągłych prądów drenu w arkuszu danych. Będziesz chciał uważnie przyjrzeć się arkuszowi danych, aby dowiedzieć się, czy dane znamionowe dotyczą określonej temperatury obudowy (np. TC=25°C), czy temperatury otoczenia (np. TA=25°C). Która z tych wartości jest najbardziej istotna, będzie zależeć od charakterystyki urządzenia i zastosowania (patrz rysunek 2).
Rysunek 2 Wszystkie bezwzględne maksymalne wartości prądu i mocy są danymi rzeczywistymi
W przypadku małych urządzeń do montażu powierzchniowego stosowanych w urządzeniach przenośnych najbardziej odpowiedni poziom prądu może mieć temperaturę otoczenia wynoszącą 70°C. W przypadku dużych urządzeń z radiatorami i wymuszonym chłodzeniem powietrzem bieżący poziom przy TA=25℃ może być bliższy rzeczywistej sytuacji. W przypadku niektórych urządzeń matryca może wytrzymać większy prąd przy maksymalnej temperaturze złącza niż limity pakietu. W niektórych arkuszach danych ten poziom prądu „ograniczony przez matrycę” stanowi dodatkową informację w stosunku do poziomu prądu „ograniczonego pakietem”, który może dać wyobrażenie o wytrzymałości matrycy. Podobne rozważania dotyczą ciągłego rozpraszania mocy, które zależy nie tylko od temperatury, ale także od czasu działania. Wyobraź sobie urządzenie działające nieprzerwanie przy PD=4W przez 10 sekund przy TA=70℃. To, co stanowi „ciągły” okres czasu, będzie się różnić w zależności od pakietu MOSFET, dlatego warto użyć znormalizowanego wykresu impedancji stanu przejściowego z arkusza danych, aby zobaczyć, jak wygląda rozpraszanie mocy po 10 sekundach, 100 sekundach lub 10 minutach . Jak pokazano na rysunku 3, współczynnik oporu cieplnego tego specjalistycznego urządzenia po 10-sekundowym impulsie wynosi około 0,33, co oznacza, że gdy opakowanie osiągnie nasycenie termiczne po około 10 minutach, zdolność rozpraszania ciepła przez urządzenie wynosi tylko 1,33W zamiast 4W . Chociaż zdolność rozpraszania ciepła przez urządzenie może osiągnąć około 2 W przy dobrym chłodzeniu.
Rysunek 3 Opór cieplny MOSFET-u po przyłożeniu impulsu mocy
Tak naprawdę wybór MOSFET-u możemy podzielić na cztery etapy.
Pierwszy krok: wybierz kanał N lub kanał P
Pierwszym krokiem w wyborze odpowiedniego urządzenia do swojego projektu jest podjęcie decyzji, czy zastosować MOSFET z kanałem N, czy z kanałem P. W typowym zastosowaniu zasilania, gdy MOSFET jest podłączony do masy, a obciążenie jest podłączone do napięcia sieciowego, MOSFET tworzy przełącznik strony niskiego napięcia. W przełączniku strony niskiego napięcia należy zastosować N-kanałowe tranzystory MOSFET ze względu na napięcie wymagane do wyłączenia lub włączenia urządzenia. Gdy MOSFET jest podłączony do magistrali i obciążenie do masy, używany jest przełącznik strony wysokiej. W tej topologii zwykle stosuje się tranzystory MOSFET z kanałem P, co wynika również z rozważań dotyczących napędu napięciowego. Aby wybrać odpowiednie urządzenie do swojej aplikacji, musisz określić w swoim projekcie napięcie wymagane do zasilania urządzenia i najłatwiejszy sposób, aby to zrobić. Następnym krokiem jest określenie wymaganego napięcia znamionowego, czyli maksymalnego napięcia, jakie urządzenie może wytrzymać. Im wyższe napięcie znamionowe, tym wyższy koszt urządzenia. Z praktycznego doświadczenia wynika, że napięcie znamionowe powinno być wyższe od napięcia sieciowego lub napięcia magistrali. Zapewni to wystarczającą ochronę, aby MOSFET nie uległ awarii. Wybierając MOSFET, należy określić maksymalne napięcie, jakie można tolerować od drenu do źródła, czyli maksymalne VDS. Ważne jest, aby wiedzieć, że maksymalne napięcie, jakie MOSFET może wytrzymać zmiany wraz z temperaturą. Projektanci muszą przetestować zmiany napięcia w całym zakresie temperatur roboczych. Napięcie znamionowe musi mieć wystarczający margines, aby pokryć ten zakres zmienności i zapewnić, że obwód nie ulegnie awarii. Inne czynniki bezpieczeństwa, które inżynierowie projektujący muszą wziąć pod uwagę, obejmują stany nieustalone napięcia indukowane przez elektronikę przełączającą, taką jak silniki lub transformatory. Napięcia znamionowe różnią się w zależności od zastosowań; zazwyczaj 20 V dla urządzeń przenośnych, 20–30 V dla zasilaczy FPGA i 450–600 V dla zastosowań 85–220 V AC.
Krok 2: Określ prąd znamionowy
Drugim krokiem jest wybranie aktualnej wartości znamionowej MOSFET-u. W zależności od konfiguracji obwodu, ten prąd znamionowy powinien być maksymalnym prądem, jaki obciążenie może wytrzymać w każdych okolicznościach. Podobnie jak w przypadku napięcia, projektant musi upewnić się, że wybrany MOSFET wytrzyma tę wartość znamionową prądu, nawet jeśli system generuje skoki prądu. Brane są pod uwagę dwa warunki prądu: tryb ciągły i impuls impulsowy. W trybie ciągłego przewodzenia MOSFET znajduje się w stanie ustalonym, w którym prąd przepływa przez urządzenie w sposób ciągły. Skok impulsu oznacza duży udar (lub prąd szczytowy) przepływający przez urządzenie. Po określeniu maksymalnego prądu w tych warunkach pozostaje tylko wybrać urządzenie, które wytrzyma ten maksymalny prąd. Po wybraniu prądu znamionowego należy również obliczyć straty przewodzenia. W rzeczywistych sytuacjach MOSFET nie jest urządzeniem idealnym, ponieważ w procesie przewodzenia występują straty energii elektrycznej, co nazywa się stratami przewodzenia. MOSFET zachowuje się jak rezystor zmienny, gdy jest „włączony”, co jest określane przez RDS (ON) urządzenia i zmienia się znacząco wraz z temperaturą. Stratę mocy urządzenia można obliczyć ze wzoru Iload2×RDS(ON). Ponieważ rezystancja włączenia zmienia się wraz z temperaturą, utrata mocy również zmieni się proporcjonalnie. Im wyższe napięcie VGS przyłożone do MOSFET-u, tym mniejszy będzie RDS(ON); i odwrotnie, im wyższy będzie poziom RDS(ON). Dla projektanta systemu w tym miejscu pojawiają się kompromisy w zależności od napięcia systemu. W przypadku konstrukcji przenośnych łatwiej (i częściej) jest stosować niższe napięcia, natomiast w projektach przemysłowych można zastosować wyższe napięcia. Należy pamiętać, że rezystancja RDS(ON) nieznacznie wzrośnie wraz z prądem. Różnice w różnych parametrach elektrycznych rezystora RDS(ON) można znaleźć w karcie technicznej dostarczonej przez producenta. Technologia ma znaczący wpływ na charakterystykę urządzenia, ponieważ niektóre technologie mają tendencję do zwiększania RDS(ON) przy zwiększaniu maksymalnego VDS. W przypadku takiej technologii, jeśli zamierza się zmniejszyć VDS i RDS(ON), należy zwiększyć rozmiar chipa, zwiększając w ten sposób pasujący rozmiar opakowania i powiązane koszty rozwoju. W branży istnieje kilka technologii próbujących kontrolować wzrost rozmiaru chipa, z których najważniejsze to technologie równoważenia kanałów i ładunku. W technologii wykopowej w płytce osadzony jest głęboki rowek, zwykle zarezerwowany dla niskich napięć, w celu zmniejszenia rezystancji RDS(ON). Aby zmniejszyć wpływ maksymalnego VDS na RDS(ON), w procesie opracowywania zastosowano proces epitaksjalnej kolumny wzrostu/kolumny trawiącej. Na przykład firma Fairchild Semiconductor opracowała technologię o nazwie SuperFET, która dodaje dodatkowe etapy produkcyjne w celu redukcji RDS(ON). Skupienie się na RDS(ON) jest ważne, ponieważ wraz ze wzrostem napięcia przebicia standardowego MOSFET-a, RDS(ON) wzrasta wykładniczo i prowadzi do wzrostu rozmiaru matrycy. Proces SuperFET zmienia wykładniczą zależność pomiędzy RDS(ON) a rozmiarem płytki na zależność liniową. W ten sposób urządzenia SuperFET mogą osiągnąć idealnie niski poziom RDS(ON) przy małych rozmiarach matryc, nawet przy napięciach przebicia do 600 V. W rezultacie rozmiar wafla można zmniejszyć nawet o 35%. Dla użytkowników końcowych oznacza to znaczne zmniejszenie rozmiaru opakowania.
Krok trzeci: Określ wymagania termiczne
Następnym krokiem przy wyborze MOSFET-a jest obliczenie wymagań termicznych systemu. Projektanci muszą wziąć pod uwagę dwa różne scenariusze, najgorszy scenariusz i scenariusz ze świata rzeczywistego. Zaleca się stosowanie najgorszego wyniku obliczeń, gdyż taki wynik zapewnia większy margines bezpieczeństwa i pewność, że system nie ulegnie awarii. Istnieją również pewne dane pomiarowe, które wymagają uwagi w arkuszu danych MOSFET; takie jak opór cieplny pomiędzy złączem półprzewodnikowym zapakowanego urządzenia a otoczeniem oraz maksymalna temperatura złącza. Temperatura złącza urządzenia jest równa maksymalnej temperaturze otoczenia plus iloczyn oporu cieplnego i straty mocy (temperatura złącza = maksymalna temperatura otoczenia + [opór cieplny × rozpraszanie mocy]). Zgodnie z tym równaniem można obliczyć maksymalne straty mocy w systemie, które z definicji są równe I2×RDS(ON). Ponieważ projektant określił maksymalny prąd, który będzie przepływał przez urządzenie, RDS(ON) można obliczyć w różnych temperaturach. Warto zauważyć, że mając do czynienia z prostymi modelami termicznymi, projektanci muszą również wziąć pod uwagę pojemność cieplną złącza półprzewodnikowego/obudowy urządzenia i obudowy/otoczenia; wymaga to, aby płytka drukowana i opakowanie nie nagrzewały się natychmiast. Przebicie lawinowe oznacza, że napięcie wsteczne na urządzeniu półprzewodnikowym przekracza wartość maksymalną i tworzy silne pole elektryczne, które zwiększa prąd w urządzeniu. Prąd ten rozproszy moc, zwiększy temperaturę urządzenia i może spowodować jego uszkodzenie. Firmy produkujące półprzewodniki przeprowadzą testy lawinowe urządzeń, obliczą ich napięcie lawinowe lub sprawdzą wytrzymałość urządzenia. Istnieją dwie metody obliczania znamionowego napięcia lawinowego; jedna to metoda statystyczna, a druga to obliczenia termiczne. Obliczenia termiczne są szeroko stosowane, ponieważ są bardziej praktyczne. Wiele firm udostępniło szczegółowe informacje na temat testów swoich urządzeń. Na przykład firma Fairchild Semiconductor udostępnia „Wytyczne dotyczące lawin Power MOSFET” (Wytyczne dotyczące lawin Power MOSFET – można je pobrać ze strony internetowej Fairchild). Oprócz informatyki duży wpływ na efekt lawinowy ma również technologia. Na przykład zwiększenie rozmiaru matrycy zwiększa odporność na lawiny i ostatecznie zwiększa wytrzymałość urządzenia. Dla użytkowników końcowych oznacza to korzystanie z większych pakietów w systemie.
Krok 4: Określ wydajność przełącznika
Ostatnim krokiem przy wyborze MOSFET-u jest określenie wydajności przełączania MOSFET-u. Istnieje wiele parametrów wpływających na wydajność przełączania, ale najważniejsze to pojemność bramki/drenu, bramki/źródła i drenu/źródła. Kondensatory te powodują straty przełączania w urządzeniu, ponieważ są ładowane przy każdym przełączeniu. W związku z tym zmniejsza się prędkość przełączania MOSFET-u i zmniejsza się także wydajność urządzenia. Aby obliczyć całkowite straty w urządzeniu podczas przełączania, projektant musi obliczyć straty podczas włączania (Eon) i straty podczas wyłączania (Eoff). Całkowitą moc przełącznika MOSFET można wyrazić za pomocą następującego równania: Psw=(Eon+Eoff)×częstotliwość przełączania. Ładunek bramki (Qgd) ma największy wpływ na wydajność przełączania. Ze względu na znaczenie wydajności przełączania stale opracowywane są nowe technologie mające na celu rozwiązanie tego problemu przełączania. Zwiększanie rozmiaru chipa zwiększa ładunek bramki; zwiększa to rozmiar urządzenia. Aby zmniejszyć straty przełączania, pojawiły się nowe technologie, takie jak utlenianie na dnie w grubym kanale, mające na celu zmniejszenie ładunku bramki. Na przykład nowa technologia SuperFET może zminimalizować straty przewodzenia i poprawić wydajność przełączania poprzez zmniejszenie RDS(ON) i ładunku bramki (Qg). W ten sposób tranzystory MOSFET radzą sobie z szybkimi stanami przejściowymi napięcia (dv/dt) i stanami przejściowymi prądu (di/dt) podczas przełączania, a nawet mogą niezawodnie działać przy wyższych częstotliwościach przełączania.